数字集成电路与嵌入式内核系统可测性设计

1 (p0-1): 第1章 测试和可测性设计的基础知识
1 (p0-2): 1.1 简介
1 (p0-3): 1.1.1 目的
1 (p0-4): 1.1.2 测试、测试过程和可测性设计
3 (p0-5): 1.1.3 并发测试工程
5 (p0-6): 1.2 测试动因
5 (p0-7): 1.2.1 为什么要测试
5 (p0-8): 1.2.2 DFT争论的正反方观点
7 (p0-9): 1.3.1 什么是测试
7 (p0-10): 1.3 测试的定义
9 (p0-11): 1.3.2 输入激励
9 (p0-12): 1.3.3 输出响应
9 (p0-13): 1.4 测试度量准则
9 (p0-14): 1.4.1 测量什么
12 (p0-15): 1.4.2 故障度量的数学描述
12 (p0-16): 1.5 故障建模
12 (p0-17): 1.5.1 物理缺陷
12 (p0-18): 1.5.2 故障建模
16 (p0-19): 1.6.2 结构测试
16 (p0-20): 1.6.1 功能测试
16 (p0-21): 1.6 测试分类
18 (p0-22): 1.6.3 组合电路的穷举和伪穷举测试
18 (p0-23): 1.6.4 全穷举测试
18 (p0-24): 1.6.5 测试风格
18 (p0-25): 1.7 制造过程中的测试
18 (p0-26): 1.7.1 制造过程中的测试过程
19 (p0-27): 1.8 使用自动测试设备
19 (p0-28): 1.8.1 自动测试设备
19 (p0-29): 1.7.3 制造过程中的测试程序
19 (p0-30): 1.7.2 制造过程中的测试负载板
22 (p0-31): 1.8.2 ATE的限制
22 (p0-32): 1.8.3 ATE成本考虑
22 (p0-33): 1.9 测试和引脚的定时
22 (p0-34): 1.9.1 测试仪和器件引脚的定时
22 (p0-35): 1.9.2 测试仪的边沿设定
25 (p0-36): 1.9.3 测试仪的精度和准确度
25 (p0-37): 1.10 制造过程中的测试程序的构成
25 (p0-38): 1.10.1 测试程序的分块和组成
28 (p0-39): 1.11 推荐的参考读物
28 (p0-40): 1.10.2 测试程序优化
30 (p0-41): 2.1 简介
30 (p0-42): 2.1.1 目的
30 (p0-43): 2.1.2 自动测试图形生成
30 (p0-44): 第2章 自动测试图形生成的基本原理
31 (p0-45): 2.1.3 图形生成过程的流程
34 (p0-46): 2.2 选择ATPG的理由
34 (p0-47): 2.2.1 为什么选择ATPG
34 (p0-48): 2.2.2 关于ATPG的正反方观点
36 (p0-49): 2.3 自动测试图形生成过程
38 (p0-50): 2.4.1 组合电路的固定故障
38 (p0-51): 2.4 组合电路的固定故障介绍
39 (p0-52): 2.4.2 组合电路的固定故障检测
39 (p0-53): 2.5 延时故障介绍
39 (p0-54): 2.5.1 延时故障
42 (p0-55): 2.5.2 延时故障的检测
43 (p0-56): 2.6 基于电流的故障介绍
43 (p0-57): 2.6.1 基于电流的测试
43 (p0-58): 2.6.2 基于电流的测试检测
45 (p0-59): 2.7.3 故障效应电路
45 (p0-60): 2.7.2 现有可测性分析的类型
45 (p0-61): 2.7 可测性和故障分析方法
45 (p0-62): 2.7.1 进行ATPG分析或者是可测性分析的原因
47 (p0-63): 2.7.4 可控制性-可观测性分析
48 (p0-64): 2.7.5 电路学习
49 (p0-65): 2.8 故障的屏蔽
49 (p0-66): 2.8.1 故障屏蔽的起因和效应
49 (p0-67): 2.8.2 各种故障模型的故障屏蔽
49 (p0-68): 2.9 固定故障等效
49 (p0-69): 2.9.1 故障等效优化
52 (p0-70): 2.9.2 故障等效的副作用
52 (p0-71): 2.10 固定故障的ATPG
54 (p0-72): 2.10.1 故障选取
54 (p0-73): 2.10.2 演练故障
54 (p0-74): 2.10.3 检测路径敏化
55 (p0-75): 2.11 跳变延时故障的ATPG
55 (p0-76): 2.11.1 具有跳变延时故障的ATPG
57 (p0-77): 2.12 路径延时故障的ATPG
57…